Au début de cette année, un brevet d’AMD a été mis en ligne décrivant un système pour les puces GPU. La conception devrait résoudre les problèmes de latence causés par l’utilisation de puces GPU. Mais aujourd’hui le concepteur de puces semble vouloir aller plus loin. Un nouveau brevet montre le concept d’utilisation d’un «chiplet de pont actif» pour les puces vidéo.
Le système doit s’interconnecter entre différentes puces de calcul. AMD présente des conceptions avec deux et trois puces de calcul, bien qu’en principe, il soit possible d’utiliser plusieurs puces. Le brevet précédent montrait une interconnexion passive avec quatre matrices. De plus, le cache était toujours sur la même puce que les cœurs du GPU.
Le nouveau brevet déposé le 27 septembre 2019 (et rendu public le 1er avril) montre une conception d’ interconnexion active die-to-die , qui comprend également un cache de dernier niveau (LLC). AMD a intégré un ‘Infinity Cache’ dans ses produits RDNA 2 précédemment annoncés, qui fonctionne comme un cache L3. Cela garantit que le bus mémoire n’a pas besoin d’être aussi large et limite la consommation d’énergie.
La nouvelle technologie sera comparable à celle-ci, même s’il n’est pas clair si elle est spécifiquement destinée aux produits de jeu ou aux GPU pour les centres de données. Selon d’ autres rumeurs , certains produits RDNA seraient les premiers à utiliser des puces.
À voir donc comment AMD intègre cette technologie qui pourrait grandement changer la donne sur le secteur GPU.
Sources: Free Patents Online, via Videocardz
